TLB (Translation Lookaside Buffer)（ティーエルビー）

2025年10月25日

TLB (Translation Lookaside Buffer)（ティーエルビー）

英語表記: TLB (Translation Lookaside Buffer)

概要

TLB（Translation Lookaside Buffer）は、仮想メモリシステムにおいて、プログラムが使用する仮想アドレスを実際の物理メモリ（DRAM）上の物理アドレスに変換する処理を劇的に高速化するために、CPU内部に組み込まれた専用の高速キャッシュメモリです。仮想メモリの仕組み上、アドレス変換のたびにメインメモリを参照するオーバーヘッドが発生しますが、TLBは直近の変換結果を一時的に保持することで、この遅延を最小限に抑える役割を担っています。これは、メモリ階層（キャッシュ, DRAM, NVRAM）全体におけるアクセス効率を向上させ、「TLB と高速化」という文脈において、現代の高性能コンピューティングには欠かせない技術となっています。

詳細解説

TLBの役割を理解するには、まず仮想メモリの仕組みを把握しておく必要があります。仮想メモリシステム、特にページング方式を採用している環境では、CPUが発行する仮想アドレスを、OSが管理するページテーブルを参照して物理アドレスに変換しなければなりません。このページテーブルは非常に巨大になるため、通常はメインメモリ（DRAM）上に格納されています。

仮想メモリのボトルネックとTLBの目的

もしTLBが存在しない場合、CPUがデータにアクセスする際には、以下のステップが必要になってしまいます。

アドレス変換のために、DRAM上のページテーブルを検索する（1回目のDRAMアクセス）。
変換された物理アドレスに基づき、目的のデータそのものをDRAMから取得する（2回目のDRAMアクセス）。

このように、データアクセス1回につき、理論上はDRAMアクセスが2回発生してしまいます。DRAMへのアクセスはCPUの動作速度と比較して非常に遅いため、この変換処理の遅延は、システム全体のパフォーマンスにとって致命的なボトルネックとなってしまいます。

TLBは、この非効率性を解決するために導入されました。TLBは、ページテーブルの中で最近使用されたエントリ（変換情報）のみを抜き出して格納する、非常に小さく、かつCPUの動作速度に近い速度でアクセスできるSRAMベースのキャッシュです。

TLBの動作メカニズム

TLBの動作は、一般的なL1/L2データキャッシュの動作と酷似していますが、対象としているのはデータそのものではなく、アドレス変換情報である点が大きな違いです。

要求の発生: CPUが仮想アドレスを発行すると、まずMMU（Memory Management Unit：メモリ管理ユニット）がこのアドレスを受け取ります。
TLBチェック（TLBヒット）: MMUは、この仮想アドレスに対応する変換情報がTLB内に存在するかどうかを瞬時にチェックします。情報が見つかった場合（TLBヒット）、MMUはページテーブルを参照することなく、即座に物理アドレスを特定します。これにより、DRAMアクセスは1回（データ取得のみ）で済み、高速化が実現します。
TLBミスとページテーブル参照: もしTLB内に情報が見つからなかった場合（TLBミス）、MMUはメインメモリ（DRAM）にアクセスし、ページテーブルを参照して正しい物理アドレスを取得します。
TLBへの登録: ページテーブルから変換情報を取得した後、MMUはその情報をTLBの空いているエントリに書き込みます。これにより、次に同じアドレス変換が必要になった際にTLBヒットとなり、高速に処理できるようになります。

TLBのキャッシュとしての性質上、TLBのサイズは数十から数百エントリと非常に小さいですが、プログラムの実行には「参照の局所性」（特定の期間にアクセスするアドレスが偏る性質）があるため、通常は高いヒット率を維持し、システム全体のパフォーマンスを大幅に向上させているのです。

この仕組みは、メモリ階層全体の中で、仮想メモリのオーバーヘッドを削減し、CPUがよりスムーズにメインメモリにアクセスできるようにするための、まさに「高速化」のための工夫と言えます。

具体例・活用シーン

TLBの役割を初心者の方にも理解しやすいように、具体的な例と比喩を使って説明してみましょう。

活用シーン：マルチタスク環境での効率化

現代のOSは複数のアプリケーションを同時に実行しますが、TLBはこのマルチタスク環境で特に重要になります。各アプリケーションはそれぞれ独自の仮想アドレス空間を持っています。アプリケーションが切り替わるたびに、TLBに格納されている古い変換情報は無効化（フラッシュ）される必要がありますが、TLBが高速であるため、新しいプロセスの変換情報をすぐにキャッシュし直し、効率よく処理を再開できます。

アナロジー：翻訳作業のプロフェッショナル

TLBの役割は、「翻訳作業における専門用語のメモ帳」に例えることができます。

あなたが、非常に専門的な技術文書を翻訳する仕事をしていると想像してください。

ページテーブル（巨大な専門用語辞書）: 翻訳に必要な専門用語はすべて、膨大で分厚い辞書（ページテーブル）に載っています。この辞書は机から遠く離れた棚（DRAM）にあります。
アドレス変換（翻訳作業）: 文書を訳す（仮想アドレスを物理アドレスに変換する）たびに、専門用語が出てきます。
TLB（手元のメモ帳）: 毎回棚まで辞書を取りに行くのは非効率です。そこで、あなたは「今日よく出てくる専門用語」とその訳語を、手元にある小さなメモ帳（TLB）にすぐにアクセスできるように書き留めておきます。
TLBヒット: 文書にその専門用語が出てきたとき、まず手元のメモ帳（TLB）を確認します。もし載っていれば、棚まで行く手間（DRAMアクセス）が省け、瞬時に翻訳（変換）が完了します。
高速化: このメモ帳の存在のおかげで、翻訳の速度（CPUの処理速度）は劇的に向上します。

TLBは、このように仮想メモリシステムにおける「翻訳のボトルネック」を解消し、メモリ階層の効率を最大限に引き上げているのです。

資格試験向けチェックポイント

IT Passport、基本情報技術者試験、応用情報技術者試験といった資格試験では、TLBは仮想メモリの高速化技術として頻出します。特に、メモリ階層やキャッシュの原理と関連づけて問われることが多いです。

TLBの目的: TLBは、仮想アドレスから物理アドレスへの変換（ページテーブル参照）を高速化するための仕組みであることを確実に覚えておきましょう。
TLBの正体: TLBは、ページテーブルエントリのキャッシュであり、データそのもののキャッシュ（L1/L2キャッシュ）とは目的が異なる専用のキャッシュであるという理解が必要です。
TLBミス時の動作: TLBに変換情報がない場合（TLBミス）は、メインメモリ（DRAM）に格納されているページテーブルを参照しに行くという流れを把握してください。この際に、処理速度が低下します。
配置場所: TLBは、アドレス変換を行うMMU（メモリ管理ユニット）の一部として、CPUの内部またはごく近傍に配置されています。これは、メモリ階層の中では最も高速なレベルに位置づけられます。
二重のキャッシュ: TLBはアドレス変換をキャッシュし、L1/L2キャッシュはデータをキャッシュします。この「キャッシュの二重構造」が、現代の高速なメモリ階層を支えているポイントです。