半導体技術（プロセスルール, FPGA, ASIC）

このカテゴリの用語

CSP（シーエスピー）英語表記: CSP (Chip Scale Package) 概要 CSP（Chip Scale Package）は、「チップスケールパッケージ」と訳され、半導体パッケージ形態の一種です。これは、 […]

QFN（キューエフエヌ）英語表記: QFN (Quad Flat No-leads) 概要 QFN（Quad Flat No-leads）は、半導体チップを保護し、電子回路基板に接続するための「パッケージ形態」の一つで […]

BGA（ビージーエー）英語表記: BGA (Ball Grid Array) 概要 BGAは、半導体パッケージの一種で、チップと外部回路を接続するための端子を、パッケージの底面全体に格子状に配列された小さなはんだボール […]

ダイシング英語表記: Dicing 概要ダイシングとは、半導体製造プロセスの「後工程」において、集積回路が多数形成されたシリコンウェハを、個々の半導体チップ（ダイ）に物理的に切り分ける作業です。前工程でプロセスルール […]

ウエハテスト英語表記: Wafer Test 概要ウエハテストは、半導体製造プロセスにおける後工程の初期段階で行われる、非常に重要な品質管理のステップです。シリコンウェハ上に大量に形成された個々のLSIチップ（ダイ） […]

CMP（シーエムピー）英語表記: CMP (Chemical Mechanical Polishing) 概要 CMP（化学機械研磨）は、半導体集積回路（LSI）を製造する「半導体製造プロセス」において、ウェハ表面をナ […]

3nm プロセス（サンナノメートルプロセス）英語表記: 3nm Process 概要 3nm プロセスとは、半導体集積回路（LSI）を製造する際のプロセスルールにおける、現時点で最先端に近い世代を示す技術指標です。この […]

5nm プロセス（ゴナノメートルプロセス）英語表記: 5nm Process 概要 5nmプロセスとは、半導体の集積回路（IC）を製造する際の設計基準、すなわち「プロセスルール」の一つを指します。この技術は、トランジス […]

7nm プロセス（ナナノメートルプロセス）英語表記: 7nm Process 概要「7nm プロセス」とは、半導体の集積回路を製造する際の「プロセスルール」の一つであり、LSIチップ上のトランジスタの最小加工寸法が7 […]

CVD/ALD（シーブイディー/エーエルディー）英語表記: CVD/ALD 概要 CVD（Chemical Vapor Deposition：化学気相成長）とALD（Atomic Layer Deposition：原子 […]