メモリサブシステム

このカテゴリの用語

キャッシュスライス英語表記: Cache Slicing 概要キャッシュスライスとは、高性能マイクロアーキテクチャにおけるメモリサブシステムの一部として、ラストレベルキャッシュ（LLC、通常L3キャッシュ）を物理的か […]

Inclusive/Exclusive 英語表記: Inclusive/Exclusive 概要マイクロアーキテクチャ（Intel 64, ARM, RISC-Vなど）の設計におけるメモリサブシステム、特に階層化された […]

L3（エルスリー）英語表記: L3 概要 L3とは、中央演算処理装置（CPU）のマイクロアーキテクチャ内に組み込まれた、階層型キャッシュメモリの第3レベル（Level 3）を指します。これは、CPUコアに最も近いL1キ […]

L2（エルツー）英語表記: L2 概要 L2（Level 2 Cache）は、現代のマイクロアーキテクチャ（Intel 64、ARM、RISC-Vなど）において、CPUコアに最も近い一次キャッシュ（L1）と、さらに遠い […]

L1（エルワン）英語表記: L1 概要 L1は、現代のマイクロアーキテクチャ（Intel 64、ARM、RISC-Vなど）におけるメモリサブシステムの中心であり、CPUコアに最も近接して配置される、最上位のキャッシュメ […]

L1/L2/L3 キャッシュ英語表記: L1/L2/L3 Cache 概要 L1/L2/L3 キャッシュとは、CPU（中央処理装置）の処理速度と、メインメモリ（DRAM）のアクセス速度の間に存在する大きな隔たりを埋める […]