パイプライン処理

このカテゴリの用語

パイプラインフラッシュ英語表記: Pipeline Flush 概要パイプラインフラッシュとは、CPUの高速化技術であるパイプライン処理において、既にパイプライン内に取り込まれて処理途上にある命令群を、強制的に破棄・ […]

フォワーディング英語表記: Forwarding 概要フォワーディングは、CPUの「パイプライン処理」において、命令間のデータの依存性（データハザード）によって処理が停止してしまう現象（ストール）を回避するための、非 […]

構造ハザード英語表記: Structural Hazard 概要構造ハザードは、CPUが命令を効率的に実行するために行うパイプライン処理において、複数の命令が同時に同じハードウェア資源（リソース）を使用しようとするこ […]

制御ハザード英語表記: Control Hazard 概要制御ハザードは、CPUが命令を高速で並列処理するために採用している「パイプライン処理」において、命令の流れが乱れてしまう現象の一つです。特に「条件分岐命令」（ […]

データハザード英語表記: Data Hazard 概要データハザードは、CPUが高速処理のために採用しているパイプライン処理において、先行する命令の結果がまだ確定していないにもかかわらず、後続の命令がその結果を必要と […]

WB（ダブリュービー）英語表記: WB (Write Back) 概要 WB（ライトバック）は、CPUのパイプライン処理における、命令実行の成果を確定させるための最終段階の工程です。この段階の主な役割は、先行する実行ス […]

EX（イーエックス）英語表記: EX (Execution Stage) 概要 EX（イーエックス）は、CPUのパイプライン処理における「実行（Execution）」フェーズを担当するパイプライン段です。この段階では、 […]

EX/MEM/WB 英語表記: EX/MEM/WB 概要 EX/MEM/WBは、CPUが命令を高速かつ効率的に処理するために採用している「パイプライン処理」を構成する主要な三つの処理段階（ステージ）の略称です。具体的には […]

ID ステージ（ID: アイディー）英語表記: ID Stage (Instruction Decode Stage) 概要 ID ステージ（Instruction Decode Stage、命令デコードステージ）は、 […]

IF ステージ（IF: アイエフ）英語表記: IF Stage (Instruction Fetch Stage) 概要 IF ステージ（Instruction Fetch Stage：命令フェッチステージ）は、「CP […]