分岐予測と投機実行

このカテゴリの用語

投機失敗処理英語表記: Speculation Failure Handling 概要投機失敗処理（Speculation Failure Handling）は、CPUの性能向上技術である投機実行において、分岐予測が […]

リオーダバッファ英語表記: Re-order Buffer (ROB) 概要リオーダバッファ（ROB）は、現代の高性能CPUの中核をなす「投機実行」を安全かつ効率的に行うために不可欠な内部機構です。これは、命令が本来 […]

投機実行英語表記: Speculative Execution 概要投機実行は、現代の高性能CPUのパイプライン処理において、処理速度を最大化するために不可欠な技術です。プログラムの実行経路が未確定な分岐命令（if文 […]

RAS (Return Address Stack)（RAS: アールエーエス）英語表記: RAS (Return Address Stack) 概要 RAS (Return Address Stack)は、CPUの高 […]

BHT (Branch History Table)（BHT: ビーエイチティー）英語表記: BHT (Branch History Table) 概要 BHT（Branch History Table）は、CPUが命 […]

BTB (Branch Target Buffer)（BTB: ビーティービー）英語表記: BTB (Branch Target Buffer) 概要 BTB（Branch Target Buffer）は、現代の高性能 […]

TAGE 予測英語表記: TAGE Predictor 概要 TAGE予測（TAGE Predictor）は、現代の高性能マイクロプロセッサに搭載されている、極めて精度の高い「分岐予測器」の一種です。これは、CPUの仕 […]

二ビット予測英語表記: Two-bit Predictor 概要二ビット予測（Two-bit Predictor）は、CPUが命令を高速に処理するために不可欠な技術である「分岐予測器」の中で、最も広く利用されている方 […]

静的予測英語表記: Static Prediction 概要静的予測は、CPUのパイプライン処理において、条件分岐（ブランチ）が発生した際に、その後の命令の流れを予測する最も基礎的かつシンプルな手法です。過去の実行履 […]