フォーマル検証
フォーマル検証 英語表記: Formal Verification 概要 フォーマル検証は、半導体設計（ASICやFPGA）のフロントエンド工程において、設計された回路の論理的な正しさを数学的手法を用いて厳密に証明する検 […]
フロントエンドツール
このカテゴリの用語
静的タイミング解析
静的タイミング解析 英語表記: Static Timing Analysis 概要 静的タイミング解析（STA）は、設計したデジタル半導体回路が、目標とする動作周波数で正しく動作できるかどうかを、シミュレーションを実行せ […]
RTL シミュレータ（アールティーエルシミュレータ）
RTL シミュレータ（アールティーエルシミュレータ） 英語表記: RTL Simulator 概要 RTL (Register Transfer Level) シミュレータは、半導体設計フローにおいて、設計者が記述したハ […]