CVD/ALD（シーブイディー/エーエルディー）

2025年10月29日

CVD/ALD（シーブイディー/エーエルディー）

英語表記: CVD/ALD

概要

CVD（Chemical Vapor Deposition：化学気相成長）とALD（Atomic Layer Deposition：原子層堆積）は、半導体製造プロセスにおける「前工程」で不可欠な、薄膜を形成するための技術です。これは、ウェハ上にトランジスタや配線に必要な絶縁体や導体、半導体の膜を積み重ねる、いわば半導体の骨格を作り上げる非常に重要な役割を担っています。

CVDは、ガスを化学的に反応させて膜を堆積させる効率的な手法であり、大量生産に適しています。一方、ALDはCVDをさらに精密化した技術で、原子レベルで膜厚を厳密に制御できるため、プロセスルールが微細化する現代の高性能チップ製造において、その価値が飛躍的に高まっています。これらの技術は、複雑な構造を持つFPGAやASICといった高性能デバイスの実現に欠かせない基盤技術と言えるでしょう。

詳細解説

目的と前工程における位置づけ

半導体製造の「前工程」とは、シリコンウェハ上に電子回路（トランジスタ）を形成していく一連の作業を指します。この工程において、CVD/ALDは、リソグラフィ（露光）やエッチング（削る）と並び、最も基礎的な要素技術の一つです。

目的は、ウェハ上に均一で欠陥のない薄膜を形成することにあります。具体的には、トランジスタのゲート絶縁膜（電流を制御する重要な膜）、層間絶縁膜（配線同士を電気的に分離する膜）、そして一部の導電膜などを形成します。

CVDの動作原理

CVDは、その名の通り「化学的な気相成長」を利用します。

原料ガス（プリカーサー）の導入: 目的の膜を構成する元素を含むガスを反応炉（チャンバー）内に導入します。
熱またはプラズマによる反応: ウェハを加熱したり、プラズマエネルギーを加えたりすることで、原料ガスを分解・反応させます。
表面での堆積: 反応によって生成された固体物質がウェハ表面に付着し、膜として成長していきます。

CVDの最大の利点は、膜の成長速度が速く、生産性が高いことです。しかし、ガスの供給が拡散に依存するため、ウェハ表面に凹凸（段差）がある場合、その側面や底面に対して均一に膜を形成すること（ステップカバレッジ）が難しくなるという課題がありました。プロセスルールが10nm以下といった超微細領域に入ると、このステップカバレッジの悪さが致命的な欠陥につながりかねません。

ALDの動作原理と微細化への貢献

ALDは、CVDの課題を克服するために開発された、極めて精密な堆積技術です。特に、プロセスルールが厳しく、高いアスペクト比（深さに対して幅が非常に狭い構造）を持つ構造が増えた現代の半導体製造において、不可欠な存在となっています。

ALDは、ガスを一度に導入するのではなく、自己限定的な反応を利用して、原子層（Atomic Layer）を一枚ずつ、時間をかけて積み重ねます。

パルスAの導入: 最初の原料ガス（A）を導入します。このガスはウェハ表面に化学的に吸着しますが、表面が飽和するとそれ以上の吸着は起こりません（自己限定）。
パージ（排出）: 余分なガス（A）を完全に排出します。
パルスBの導入: 二番目の原料ガス（B）を導入します。このガス（B）は、吸着したガス（A）と反応し、目的の薄膜の原子層を形成します。
パージ（排出）: 反応後の副生成物や余分なガス（B）を排出します。

この「吸着→パージ→反応→パージ」のサイクルを繰り返すことで、膜を原子レベルで制御しながら成長させることができます。ALDはCVDに比べて速度は遅いですが、どんな複雑な形状に対しても均一に膜を堆積できる（ステップカバレッジがほぼ100%）という圧倒的な優位性を持っています。

プロセスルールが微細化し、トランジスタの構造がFinFETやGAA（Gate-All-Around）のように立体化するにつれて、ALDの役割は、前工程における最重要技術の一つとなっているのです。

具体例・活用シーン

1. 塗装技術と精密な貼り絵の比較（アナロジー）

CVDとALDの違いを理解するための良いアナロジーは、「塗装」です。

CVDは「スプレー塗装」に似ています。
塗料（原料ガス）を一気に吹き付けるため、作業は速く広範囲に及びます。しかし、複雑な角や深い溝（半導体の微細な構造）がある場合、塗料が届きにくい場所（溝の底）や、角の鋭い部分に塗料が溜まりすぎる場所（溝の入り口）が発生し、均一な厚さに仕上がりません。これが、プロセスルールが微細化する上での課題でした。

ALDは「原子レベルの精密な貼り絵」に似ています。
まず、ウェハ表面全体に薄い糊（パルスA）を均一に塗りつけ、余分な糊を拭き取ります。次に、色紙の粉（パルスB）をまぶすと、糊がついた部分だけに色紙が均一に張り付き、原子一枚分の層が完成します。この作業を何千回も繰り返すことで、深い溝の側面や底面であっても、狙い通りの厚さで、完全に均一な膜を形成できるのです。プロセスルールが厳しくなるほど、この原子レベルの精度が、チップの性能と歩留まりを決定づける鍵となります。これは、製造技術の進化における感動的なブレイクスルーと言えるでしょう。

2. 実際の半導体構造における役割

高誘電率（High-k）ゲート絶縁膜の形成:
現代のトランジスタ（特にプロセスルールが微細なもの）では、従来のシリコン酸化膜の代わりに、より電気を通しにくいHigh-k材料（例：HfO2、酸化ハフニウム）が使われます。このHigh-k膜は極めて薄く、原子レベルの精度が要求されるため、主にALDを用いて形成されます。
キャパシタ（コンデンサ）構造:
DRAM（記憶保持に使うメモリ）では、電荷を蓄えるためのキャパシタが必要です。このキャパシタは非常に複雑な3D構造をしており、大容量化のために高いアスペクト比を持ちます。ALDは、この複雑なキャパシタの電極や絶縁膜を、ムラなく形成するために必須の技術です。
層間絶縁膜:
ウェハ上の配線層（金属）の間を電気的に絶縁するために、CVDによって厚い酸化膜（SiO2など）が形成されます。こちらはALDほどの精度は求められないため、生産性の高いCVDが主に使用されます。