DFT (Design for Test)（ディーエフティー）

2025年10月30日

DFT (Design for Test)（ディーエフティー）

英語表記: DFT (Design for Test)

概要

DFT（Design for Test）、日本語では「テスト容易化設計」と呼ばれるこの技術は、半導体チップ、特にASIC（特定用途向け集積回路）が製造された後に、そのチップが正常に機能するかどうかを効率的かつ高精度に検査できるように、あらかじめ設計段階でテスト用の機構を組み込んでおく手法です。私たちが普段目にするスマートフォンやPCの内部で動作する複雑なASICは、非常に微細な加工で作られるため、製造過程で必ず何らかの欠陥（故障）が発生する可能性があります。DFTは、この「半導体技術（プロセスルール, FPGA, ASIC） → ASIC 設計 → 検証とテスト」という流れの中で、製造後の品質保証を担う、非常に重要な役割を果たしているのです。

詳細解説

ASIC設計におけるDFTの目的と位置づけ

ASIC設計フローにおいて、論理合成や配置配線が完了した後、製造に移る直前にDFTの挿入が行われます。なぜなら、チップが複雑になればなるほど、外部の端子（ピン）から内部の何十万、何百万という論理回路の動作をすべて確認するのは、事実上不可能になるからです。

DFTの主な目的は以下の二点に集約されます。

故障検出率（カバレッジ）の最大化: 製造欠陥によって生じるあらゆる故障モード（例：配線の断線、短絡）を、可能な限り高い割合で検出できるようにします。
テストコストの削減: テストにかかる時間（テスト時間）や、高価なテスト装置（テスタ）の使用時間を短縮し、結果的に製品の製造コストを抑えます。

DFTの導入は、設計の初期段階から考慮する必要があります。テスト機構を後から無理やり組み込もうとすると、回路面積が増大したり、チップの性能（動作速度）が低下したりする可能性があるため、設計者にとっては非常に腕の見せ所となる部分です。

DFTを構成する主要な技術

DFTを実現するための技術は多岐にわたりますが、特にASIC設計で中心となるのは以下の二つです。

1. スキャン・テスト（Scan Design / Scan Path）

これはDFTの最も基本的な構成要素です。デジタル回路の内部状態を記憶するフリップフロップ（FF）やレジスタといった記憶素子を、テストモード時には外部からデータを出し入れできる巨大なシフトレジスタとして連結し直す手法です。

動作原理: 通常動作時は、FFは本来の機能（データの記憶）を果たします。しかし、テストモードに切り替えると、これらのFFが一列に並んだ「スキャンチェーン」として機能します。テスタは、このチェーンを通じてテストパターン（入力データ）を内部のFFに直接送り込み（制御）、テスト結果をチェーンから読み出す（観測）ことができます。
ASIC設計における重要性: スキャン・テストのおかげで、チップの内部深くに隠された論理回路の動作を、あたかも表面から覗き込むように確認できるようになります。これにより、故障検出率が飛躍的に向上するわけです。設計者としては、すべてのFFがスキャンチェーンに正しく組み込まれているかを確認することが、最初の重要なタスクとなります。

2. BIST (Built-In Self-Test)

BISTは、その名の通り「自己テスト機能の内蔵」を意味します。チップの内部にテストパターンを生成する回路（パターンジェネレータ）と、テスト結果を判定する回路（レスポンスコンパレータ）を組み込んでしまいます。

動作原理: 外部のテスタに依存せず、チップ自身がテストを実行し、良否判定まで行うことができます。特にメモリ（RAMやROM）のような規則的な構造を持つ回路のテストに非常に有効です。
ASIC設計における重要性: BISTは、フィールド（市場）に出た後でも、チップが環境の変化や経年劣化によって故障していないかを確認する自己診断機能としても利用されることがあります。これは「検証とテスト」の範囲を、製造工場からユーザーの手元まで広げる画期的な技術だと言えますね。

これらの技術を導入することで、ASICは製造工程での歩留まりを向上させ、高品質を維持できるようになるのです。

具体例・活用シーン

1. 例：迷路の抜け道としてのスキャンパス

DFT、特にスキャン・テストの概念を理解するための最もわかりやすい類推は、「巨大な迷路の検査」です。

あなたが非常に複雑な巨大な迷路（＝ASICの内部回路）を設計したとしましょう。この迷路には、入力（スタート地点）と出力（ゴール地点）しかありません。もし迷路の途中のどこか（＝内部の論理ゲート）で壁が崩れていたり（＝故障）、道が塞がっていたりしても、入力から出力までデータを流してみるだけでは、どこが故障しているのか特定するのは非常に困難です。故障が複雑に絡み合っている場合、特定の入力パターンでしか故障が現れないかもしれません。

ここでDFTが登場します。

スキャン・テストの役割:
設計者は、迷路の道筋の要所要所（＝フリップフロップの位置）に、秘密の点検口（スキャンパス）を設けます。テストモードに入ると、これらの点検口が相互に連結され、外部から直接アクセスできるようになります。検査員（＝テスタ）は、この点検口からテスト用の小道具（＝テストパターン）を迷路の奥深くに直接配置し、すぐに結果を点検口から回収して確認できます。

これにより、スタートからゴールまで大回りする必要がなくなり、故障箇所をピンポイントで特定し、検出率を劇的に高めることができるのです。ASIC設計者としては、この「点検口」をいかに効率的に配置するかが、テスト容易化設計の腕の見せ所となります。

2. 活用シーン：大規模ASICの製造テスト

現代の高性能なマイクロプロセッサやネットワークチップ（これらは大規模なASICの典型です）は、数億から数十億のトランジスタを含んでいます。

工場での適用: 製造工場では、ウェハテスト（チップを切り出す前）やパッケージテスト（チップをパッケージ化した後）の段階で、DFTで組み込まれたスキャンチェーンやBIST機能がフル活用されます。テスタはDFTポートを通じて、数百万のテストベクトルを高速でチップに注入し、わずか数秒でチップの健全性を確認します。
品質保証: DFTが不十分だと、故障を見逃して市場に出してしまうリスクが高まります。ASIC設計者は、DFTによって99%以上の故障カバレッジを達成することを目標とします。これは、顧客に対する品質保証の根幹をなす要素であり、「検証とテスト」の信頼性を担保しています。

資格試験向けチェックポイント

DFTは、特に基本情報技術者試験や応用情報技術者試験のテクノロジ系（ハードウェア分野）で出題される可能性があります。ITパスポートでは「テスト容易化設計」という概念の理解が問われる程度ですが、上位試験では具体的な技術の名称が重要になります。

| 資格試験 | 重点的に抑えるべきポイント |
| :— | :— |
| ITパスポート | 「テスト容易化設計」の目的（製造後のテストを効率化し、不良品を見つけやすくする）を理解していれば十分です。ASIC設計における品質管理の一環であることを認識しましょう。 |
| 基本情報技術者 | DFTという略語と「テスト容易化設計」が同義であることを覚える必要があります。また、主要な手法としてスキャン・テスト（Scan Design）やBIST（Built-In Self-Test）の名称と、それぞれの機能（スキャン：内部状態の観測・制御、BIST：自己診断機能）を区別できるようにしておきましょう。 |
| 応用情報技術者 | DFTがASIC設計フローのどの段階で挿入されるか（論理合成後、配置配線後など、製造直前）を理解し、その技術的な効果（故障カバレッジの向上、テスト時間の短縮）を論述できることが求められます。また、ATPG（自動テストパターン生成）がDFTと密接に関連する技術であることも知っておくと有利です。 |

試験対策のヒント:
DFTは、設計の複雑化（半導体技術の進化）に伴ってテストが困難になったという背景から生まれた技術です。「検証とテスト」の課題を解決するための設計側の工夫、という視点を持つと理解が深まります。