全加算器

2025年10月19日

全加算器

英語表記: Full Adder

概要

全加算器（ぜんかさんき）は、論理回路において、1ビットの二進数の加算を実行するための組合せ回路です。これは、加算される2つの入力ビット（AとB）に加えて、下位の桁からの「桁上げ入力」（$C_{in}$または$C_i$）の合計3つの入力を持ち、その和（$S$）と、上位の桁への「桁上げ出力」（$C_{out}$または$C_o$）の2つの出力を生成します。論理回路とゲートの分野において、全加算器は、コンピュータの基本的な計算機能を実現する上で欠かせない、非常に重要な「基本ブロック」の一つなのです。

詳細解説

階層内での役割：なぜ「基本ブロック」なのか

全加算器が論理回路とゲート → 組合せ回路 → 基本ブロックという階層に位置づけられるのは、それが複数の桁を持つ数（多ビット数）の加算処理を行うための最小かつ最も重要な構成要素だからです。

「組合せ回路」とは、その時点の入力値のみによって出力が決定される回路であり、全加算器はその典型です。入力A、B、$C_i$の組み合わせによって、出力Sと$C_o$が瞬時に決まります。この特性のおかげで、私たちは複雑な計算を、この小さな基本ブロックを並べるだけで実現できるのです。

目的と動作原理

全加算器の最大の目的は、多ビットの二進数加算を可能にすることです。半加算器が2つの入力（AとB）しか扱えないのに対し、全加算器は下位の桁からの繰り上がり（桁上げ入力$C_i$）を考慮できるため、2桁目以降のすべての桁の加算を担うことができます。

真理値表と論理式

全加算器の動作は、以下の真理値表によって完全に定義されます。

| A | B | $C_{in}$ | 和 $S$ | 桁上げ $C_{out}$ |
| :—: | :—: | :—: | :—: | :—: |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

この真理値表から導かれる論理式は、以下のようになります。

和 $S$（Sum）: 3つの入力（A, B, $C_{in}$）のうち、奇数個が1のときに出力Sが1になります。これは、排他的論理和（XOR）を組み合わせた形になります。
$$S = A \oplus B \oplus C_{in}$$
（この美しい対称性を見ると、論理回路設計の奥深さに感動しますね。）
桁上げ $C_{out}$（Carry Out）: 3つの入力のうち、2つ以上が1のときに出力$C_{out}$が1になります。
$$C_{out} = (A \cdot B) + (C_{in} \cdot (A \oplus B))$$
あるいは、より直感的な形として、3つの入力のペアのいずれかが1になる組み合わせで表現されます。
$$C_{out} = (A \cdot B) + (B \cdot C_{in}) + (C_{in} \cdot A)$$

主要コンポーネント：半加算器の組み合わせ

全加算器は、独立した論理ゲート（AND, OR, XOR）で構成できますが、実は、半加算器（Half Adder）を2つとORゲートを1つ組み合わせて構成されることが多いです。

まず、入力AとBを1つ目の半加算器に入力し、和$S_1$と桁上げ$C_1$を得ます。
次に、$S_1$と桁上げ入力$C_{in}$を2つ目の半加算器に入力し、最終的な和$S$と桁上げ$C_2$を得ます。
最後に、1つ目の桁上げ$C_1$と2つ目の桁上げ$C_2$をORゲートに通し、最終的な桁上げ出力$C_{out}$を得ます。

このように、全加算器は、よりシンプルな「基本ブロック」である半加算器を組み合わせて作られるため、設計のモジュール化と効率化に大きく貢献しているのです。

具体例・活用シーン

全加算器の活躍の場は、私たちのデジタル生活の中心であるCPU（中央処理装置）の演算論理ユニット（ALU）です。ALUは、加算、減算、論理演算など、すべての計算処理を一手に担っていますが、その中でも加算の核となるのが全加算器です。

活用シーン：多ビット加算器

現代のコンピュータは、32ビットや64ビットのデータを扱います。これらの多ビットの加算は、全加算器を必要なビット数だけ（例えば64個）直列に接続することで実現されます。

この直列接続された回路を「リップルキャリーアダー」（Ripple Carry Adder: 桁上げ伝播加算器）と呼びます。最下位ビットの加算器は、桁上げ入力$C_i$を0として処理を始め、その出力$C_o$が次の桁の加算器の$C_i$となり、それが波紋（リップル）のように次の桁へと伝播していく仕組みです。

比喩：繰り上がりのバケツリレー

全加算器の動作を理解するための比喩として、「繰り上がりのバケツリレー」を考えてみましょう。

ある工場で、AさんとBさんがそれぞれ持ってきた材料を混ぜる（加算する）作業をしています。

AとB: その桁で処理するメインの材料です。
和 $S$: 完成した製品です。
桁上げ入力 $C_{in}$: 直前の桁（下流の作業場）から「繰り越し」として渡されてきた、処理すべき余剰材料のバケツです。
桁上げ出力 $C_{out}$: この桁で処理しきれなかった余剰材料のバケツで、次の桁（上流の作業場）に渡されます。

全加算器は、A、B、そして$C_{in}$（バケツ）という3つの要素を公平に処理します。もし3つのうち2つ以上が「材料あり」（1）であれば、この桁での処理は完了しますが、必ず余剰材料のバケツ（$C_{out}=1$）が次の桁に渡されることになります。

このバケツリレーの仕組みこそが、全加算器が多桁の計算を正確に行うための鍵であり、組合せ回路として機能する上で最も重要な役割を果たしているのです。この基本ブロックがなければ、現代の高速な計算機は成り立たないと言っても過言ではありません。

資格試験向けチェックポイント

全加算器は、特に基本情報技術者試験（FE）や応用情報技術者試験（AP）において、論理回路の基本知識を問う上で頻出するテーマです。ITパスポート試験（IP）では具体的な回路構成までは問われにくいですが、コンピュータの加算の仕組みとして理解しておくべきです。

| 試験レベル | 典型的な出題パターンと学習のヒント |
| :— | :— |
| 基本情報技術者試験 | 真理値表の暗記と理解：3つの入力と2つの出力（Sと$C_{out}$）の関係を確実に把握することが求められます。特に、入力が(1, 1, 1)のとき、出力が(1, 1)になる点や、(1, 0, 1)のとき(0, 1)になる点を問われます。 |
| 基本情報技術者試験 | 構成要素：全加算器が「半加算器2つとORゲート1つ」で構成されることを問う問題が頻出します。なぜこの構成で全加算器の機能が実現できるのか、論理的な流れを追えるようにしておきましょう。 |
| 応用情報技術者試験 | 多ビット加算器の動作原理：全加算器を直列接続したリップルキャリーアダーの動作や、演算速度に関する問題（桁上げ伝播遅延）が出題されることがあります。全加算器が基本ブロックとしてどのように大規模回路に組み込まれるかを理解することが重要です。 |
| 全レベル共通 | 半加算器との明確な区別：全加算器は3入力（繰り上がり考慮）、半加算器は2入力（繰り上がり非考慮）という違いをしっかり区別してください。この違いこそが、全加算器が2桁目以降の加算に必須となる理由です。 |