IT用語集– archive –

HTOL 試験（エイチティーオーエルしけん） 英語表記: HTOL Test (High Temperature Operating Life Test) 概要 HTOL試験は、半導体デバイスの長期的な動作信頼性、すなわち製品寿命を予測するために実施される、最も重要な加速試験の一つです。これは、デ...

DRC/LVS チェック（ディーアールシー/エルブイエスチェック） 英語表記: DRC/LVS Check 概要 DRC/LVSチェックは、半導体設計フローにおいて、論理設計を物理的なチップの形にする最終段階（バックエンドツール）で実行される、極めて重要な検証プロセスで...

タイミングサインオフ 英語表記: Timing Sign-off 概要 タイミングサインオフとは、集積回路（IC）や大規模集積回路（LSI）の設計において、すべての信号伝達が規定されたクロックスピード内で完了することを最終的に検証し、設計完了を承認する極めて重要...

レイアウトエディタ 英語表記: Layout Editor 概要 レイアウトエディタは、半導体集積回路（ICやASIC）の物理設計（バックエンド）工程で使用される、非常に専門的なグラフィカルインターフェースを持つソフトウェアツールです。これは、トランジスタや配...

フォーマル検証 英語表記: Formal Verification 概要 フォーマル検証は、半導体設計（ASICやFPGA）のフロントエンド工程において、設計された回路の論理的な正しさを数学的手法を用いて厳密に証明する検証技術です。従来のシミュレーションのように限られ...

静的タイミング解析 英語表記: Static Timing Analysis 概要 静的タイミング解析（STA）は、設計したデジタル半導体回路が、目標とする動作周波数で正しく動作できるかどうかを、シミュレーションを実行せずに数学的に検証する手法です。これは、私たちが...

RTL シミュレータ（アールティーエルシミュレータ） 英語表記: RTL Simulator 概要 RTL (Register Transfer Level) シミュレータは、半導体設計フローにおいて、設計者が記述したハードウェア記述言語（HDL）が意図した論理動作を行うかを検証するために使...

``` Siemens EDA（シーメンスイーディーエー） 英語表記: Siemens EDA 概要 Siemens EDAは、半導体チップの設計、検証、製造を自動化するためのソフトウェアを提供する世界的な大手EDA（Electronic Design Automation）ベンダーの一つです。かつてはメンタ...

Cadence（ケイデンス） 英語表記: Cadence 概要 Cadence（ケイデンス）は、電子設計自動化（EDA: Electronic Design Automation）ソフトウェアを提供する世界的な大手企業、Cadence Design Systems社のことです。この企業は、私たちが現在使っているスマー...

Synopsys（シノプシス） 英語表記: Synopsys 概要 Synopsys（シノプシス）は、半導体設計プロセスにおいて不可欠なソフトウェアを提供する、世界トップクラスのEDA（Electronic Design Automation：電子設計自動化）ベンダーです。現代の集積回路（IC）や...