IT用語集– archive –

MESI/MOESI 英語表記: MESI/MOESI 概要 MESI/MOESIプロトコルは、マルチコアプロセッサの「マイクロアーキテクチャ」において、高性能化の鍵となる「メモリサブシステム」の根幹を支える技術です。具体的には、複数のCPUコアがそれぞれ持つローカルキャッ...

DDR（ディーディーアール） 英語表記: DDR (Double Data Rate) 概要 DDR（Double Data Rate）は、メインメモリであるDRAM（Dynamic Random Access Memory）のデータ転送速度を劇的に向上させるための技術です。従来のSDR（Single Data Rate）メモリが、ク...

HBM（エイチビーエム） 英語表記: HBM (High Bandwidth Memory) 概要 HBM（High Bandwidth Memory）は、従来のDRAMに比べて圧倒的に広いデータ転送経路（帯域幅）を実現するために開発された、革新的なメモリ技術です。この技術は、複数のDRAMチップを垂直...

HBM/DDR 英語表記: HBM/DDR 概要 HBM (High Bandwidth Memory) と DDR (Double Data Rate SDRAM) は、現代のマイクロアーキテクチャ（Intel 64, ARM, RISC-Vなど）における「メモリサブシステム」を構成する主要なメモリ技術です。特に、プロセッサが次に...

メモリ帯域 英語表記: Memory Bandwidth 概要 メモリ帯域（Memory Bandwidth）とは、CPUとメインメモリ（DRAM）の間で、単位時間あたりに転送できるデータ量の最大値を示す指標です。通常、ギガバイト毎秒（GB/s）という単位で表現されます。これは、高性...

プリフェッチャ 英語表記: Prefetcher 概要 プリフェッチャは、CPU（中央処理装置）のマイクロアーキテクチャに組み込まれた高度な予測機構であり、プログラムが必要とするデータを実際に要求される前に、主記憶（メインメモリ）から高速なキャッシュメモ...

キャッシュスライス 英語表記: Cache Slicing 概要 キャッシュスライスとは、高性能マイクロアーキテクチャにおけるメモリサブシステムの一部として、ラストレベルキャッシュ（LLC、通常L3キャッシュ）を物理的かつ論理的に複数の独立した「スライス」（区...

Inclusive/Exclusive 英語表記: Inclusive/Exclusive 概要 マイクロアーキテクチャ（Intel 64, ARM, RISC-Vなど）の設計におけるメモリサブシステム、特に階層化されたキャッシュ設計において、「Inclusive/Exclusive」（包含的／排他的）とは、異なるレベ...

L3（エルスリー） 英語表記: L3 概要 L3とは、中央演算処理装置（CPU）のマイクロアーキテクチャ内に組み込まれた、階層型キャッシュメモリの第3レベル（Level 3）を指します。これは、CPUコアに最も近いL1キャッシュやL2キャッシュと、コアから遠いメイン...

L2（エルツー） 英語表記: L2 概要 L2（Level 2 Cache）は、現代のマイクロアーキテクチャ（Intel 64、ARM、RISC-Vなど）において、CPUコアに最も近い一次キャッシュ（L1）と、さらに遠い三次キャッシュ（L3）またはメインメモリの間に位置する二次的な高...