IT用語集– archive –

データハザード 英語表記: Data Hazard 概要 データハザードは、CPUが高速処理のために採用しているパイプライン処理において、先行する命令の結果がまだ確定していないにもかかわらず、後続の命令がその結果を必要とする場合に発生する処理の矛盾です。こ...

WB（ダブリュービー） 英語表記: WB (Write Back) 概要 WB（ライトバック）は、CPUのパイプライン処理における、命令実行の成果を確定させるための最終段階の工程です。この段階の主な役割は、先行する実行ステージ（EX）やメモリアクセスステージ（MEM）...

EX（イーエックス） 英語表記: EX (Execution Stage) 概要 EX（イーエックス）は、CPUのパイプライン処理における「実行（Execution）」フェーズを担当するパイプライン段です。この段階では、先行する命令デコード（ID）段で準備された情報に基づき、命令...

EX/MEM/WB 英語表記: EX/MEM/WB 概要 EX/MEM/WBは、CPUが命令を高速かつ効率的に処理するために採用している「パイプライン処理」を構成する主要な三つの処理段階（ステージ）の略称です。具体的には、命令の実行（EX: Execute）、メモリアクセス（MEM: Me...

ID ステージ（ID: アイディー） 英語表記: ID Stage (Instruction Decode Stage) 概要 ID ステージ（Instruction Decode Stage、命令デコードステージ）は、CPUが命令を実行するためのパイプライン処理において、フェッチしてきた命令を解釈し、実行に必要...

IF ステージ（IF: アイエフ） 英語表記: IF Stage (Instruction Fetch Stage) 概要 IF ステージ（Instruction Fetch Stage：命令フェッチステージ）は、「CPUの仕組み（命令セット, パイプライン） → パイプライン処理 → パイプライン段」という処理工程に...

レジスタファイル 英語表記: Register File 概要 レジスタファイルは、CPU内部に存在する非常に高速な記憶領域であり、演算処理に必要なデータや、演算結果を一時的に格納するために使用されます。これは、CPUの動作サイクルである「フェッチ・デコード・...

実行ユニット 英語表記: Execution Unit 概要 実行ユニット（Execution Unit, EU）は、CPUの心臓部において、命令パイプラインの核心である「実行」フェーズを専門に担当するハードウェア機構です。CPUの命令実行サイクル（フェッチ・デコード・実行・書き...

デコード幅 英語表記: Decode Width 概要 デコード幅（Decode Width）とは、高性能なCPUが1クロックサイクルあたりに、同時にデコード（解釈）できる命令の最大数を示す指標です。これは、CPUの仕組み（命令セット, パイプライン）における「フェッチ・デ...

マイクロコード 英語表記: Microcode 概要 マイクロコードとは、CPU（中央処理装置）の内部に組み込まれている、低レベルな制御プログラム（ファームウェア）のことです。これは、主記憶から取り込まれた複雑な機械語命令を、CPUが直接実行できるより単純...