IT用語集– archive –

デコーダ 英語表記: Decoder 概要 デコーダは、CPUの心臓部において、メモリから読み込まれた機械語の命令を、CPUが実行可能な具体的な動作指示（制御信号）へと変換する、非常に重要な論理回路です。この変換プロセスこそが、CPUの処理サイクルにおける「...

命令キャッシュ 英語表記: Instruction Cache 概要 命令キャッシュ（Instruction Cache）は、CPUの実行ユニットに命令を供給するために特化した、極めて高速なオンチップメモリです。これは、CPUがプログラムを実行するサイクル、特に「命令フェッチ」と呼...

プリフェッチ 英語表記: Prefetch 概要 プリフェッチとは、中央処理装置（CPU）が、次に実行する必要がある命令や、処理に必要なデータを、実際に求められる前に主記憶（メモリ）から高速なキャッシュメモリへ、あるいはCPU内部のバッファへあらかじめ読み...

命令キュー 英語表記: Instruction Queue 概要 命令キュー（Instruction Queue）とは、CPUの命令フェッチステージにおいて、主記憶装置（メモリ）から読み込まれた命令を一時的に保持するための高速なバッファメモリです。現代のCPUは、複数の命令を並行し...

マイクロ命令 英語表記: Microinstruction 概要 マイクロ命令（Microinstruction）とは、CPUの制御装置内部に格納されている、極めて基本的なレベルの命令群のことです。これは、私たちが普段意識する機械語命令（例えば「加算」や「データ移動」など）を...

可変長命令 英語表記: Variable-length Instruction 概要 可変長命令（Variable-length Instruction）とは、CPUの命令セットアーキテクチャ（ISA）における「命令フォーマット」の一種であり、個々の命令が持つ機能やオペランド（操作対象のデータやアドレ...

固定長命令 英語表記: Fixed-length Instruction 概要 固定長命令とは、CPUの命令セットアーキテクチャ (ISA) における命令フォーマットの一つであり、CPUが実行するすべての命令のサイズ（ビット数）が均一に設計されている方式を指します。この命令フォ...

間接アドレッシング 英語表記: Indirect Addressing 概要 間接アドレッシング（Indirect Addressing）とは、CPUの命令セットアーキテクチャ（ISA）におけるアドレッシングモードの一つで、命令のオペランド部に、実際に処理対象となるデータが格納されてい...

直接アドレッシング 英語表記: Direct Addressing 概要 直接アドレッシングは、CPUの「アドレッシングモード」の中でも、最もシンプルで理解しやすいデータアクセス方式の一つです。これは、命令セットアーキテクチャ（ISA）を構成する重要な要素であり、C...

即値アドレッシング 英語表記: Immediate Addressing 概要 即値アドレッシングは、CPUの「命令セットアーキテクチャ (ISA)」を構成する重要な要素である「アドレッシングモード」の一つです。これは、CPUが実行する命令語のオペランド部（操作対象を指定す...