物理設計
英語表記: Physical Design
概要
物理設計は、半導体設計フロー（ASIC設計フロー）において、理論的に最適化された回路記述（ネットリスト）を、実際に半導体チップ上に製造可能な物理的なパターンへと変換する工程です。これは、設計の「実現可能性」を担保する極めて重要なステップであり、論理設計で確定した機能や性能を、シリコン上の制約の中で忠実に再現することを目的としています。具体的には、数百万、数千万に及ぶ論理セル（ゲート）のチップ上での「配置」と、それらを接続する配線経路を決定する「配線」作業が中心となります。
詳細解説
物理設計は、半導体技術（ASIC設計フロー）において、抽象的な設計（論理設計）と実際の製造（プロセスルール）を結びつける橋渡し役を担っています。この工程の目的はただ一つ、設計された回路が、指定された速度（タイミング）、消費電力、および面積の要件をすべて満たし、かつ製造上のルール（プロセスルール）を厳守した状態で実現されることです。
1. 設計フローにおける位置づけと重要性
ASIC設計フローは通常、「論理設計」→「物理設計」→「製造」という流れを辿ります。論理設計が「何をどのように動かすか」という機能定義であるのに対し、物理設計は「それをどこに、どのように配置するか」という実装定義です。
このステップが半導体技術の文脈で特に重要視されるのは、チップの性能の多くが物理的なレイアウトに依存するからです。配線が長すぎると信号遅延が発生し、クロック速度が達成できなくなります。また、配線が近すぎるとノイズ干渉（クロストーク）が発生し、誤動作の原因となります。物理設計は、これらの物理的な課題をEDA（Electronic Design Automation）ツールを用いて解決していく、高度に最適化された作業なのです。
2. 物理設計の主要なステップ
物理設計は複数の段階を経て実行されます。どのステップもプロセスルール（半導体の最小加工寸法）に厳密に従う必要があります。
A. フロアプランニング (Floorplanning)
設計の初期段階で、チップ全体における主要なブロック（CPUコア、メモリ、I/Oなど）の大きさ、形状、おおよその位置を決定します。これは、交通量の多い主要道路の位置を決めるようなもので、後の配置配線の効率とチップ全体の性能を大きく左右します。
B. 配置 (Placement)
論理設計で確定した数百万個の基本論理セル（ANDゲートやフリップフロップなど）を、フロアプランで定義された領域内に隙間なく、かつ信号遅延を最小限に抑えるように配置します。この作業は非常に複雑で、高性能なアルゴリズムが用いられます。
C. クロックツリー合成 (Clock Tree Synthesis: CTS)
クロック信号は、チップ内のすべてのフリップフロップに正確なタイミングで到達する必要があります。CTSは、クロック信号を遅延やスキュー（到達時間のばらつき）を最小限に抑えて分配するための専用の配線構造（クロックツリー）を生成する工程です。高速なASIC設計において、最も難易度の高い最適化の一つと言えます。
D. 配線 (Routing)
配置されたすべての論理セル間を、ネットリストの指示通りに金属配線で接続します。配線層は複数あり（数層から十数層）、各層の制約を守りながら、最短で、かつノイズの影響を受けないように信号線を通していきます。
E. タイミング検証とサインオフ (Timing Verification & Signoff)
物理設計の完了後、設計が要求される動作周波数（タイミング）を満たしているか、電力消費や信号整合性（SI）、電磁干渉（EMI）などの物理的な制約をクリアしているかを最終的に検証します。この検証で問題がないことが確認されると、設計が完了（サインオフ）し、製造工程へと引き渡されます。
3. プロセスルールと物理設計の関係
半導体技術の進化はプロセスルール（例：7nm, 5nm）の微細化によって支えられています。物理設計は、このプロセスルールに直接縛られます。例えば、配線幅や配線間隔の最小値、ビア（層間接続）のサイズなどはすべてプロセスルールによって厳格に定められています。物理設計のツールは、これらのルールを破らないようにレイアウトを生成・修正していくため、プロセスルールの微細化が進むほど、物理設計の複雑さと難易度は飛躍的に増大します。
具体例・活用シーン
物理設計の具体的な役割を理解するために、身近な都市計画を例にとってみましょう。
比喩：都市計画としての物理設計
論理設計が、その都市に必要な機能（市役所、学校、病院、工場など）と、それらの機能がどのように連携するか（情報フロー）を定義する「基本計画」だとすれば、物理設計は、その基本計画を具体的な地図上に落とし込み、実際に生活できる都市を建設する「詳細設計および施工管理」にあたります。
- フロアプランニング（ゾーニング）: まず、大まかに商業地域、住宅地域、工業地域を区切ります（チップ上の主要ブロックの配置）。
- 配置（建築）: 次に、個々の建物（論理ゲート）を区画内に立てていきます。この際、頻繁に通信する建物同士は近くに配置し（遅延の最小化）、騒音の出る工場は住宅地から離します。
- 配線（インフラ整備）: 最後に、すべての建物に電気、水道、ガス、そして通信回線（信号線）を敷設します。これが配線作業です。配線はただ繋がっていれば良いわけではありません。道路（配線）が混雑すると交通渋滞（信号遅延）が発生しますし、高圧線と水道管が近すぎると事故（ノイズ干渉）が起きるかもしれません。
- タイミング検証（交通管制）: 都市が完成したら、朝の通勤ラッシュ時にすべての交通網がスムーズに機能するか（要求されるクロック速度で動作するか）をシミュレーションします。もし遅延が発生すれば、道路（配線）を広げたり、信号機（バッファ）を調整したりして、問題を解決します。
このように、物理設計は、理論上の設計図を、現実の物理法則（電気特性、プロセスルール）の中で「動くもの」に変える、クリエイティブかつ制約の多い工程なのです。
資格試験向けチェックポイント
ASIC設計フローにおける「物理設計」は、情報処理技術者試験（特に応用情報技術者試験や高度試験）において、半導体技術やVLSI設計の知識を問う文脈で出題される可能性があります。
| 試験レベル | 重点的に問われるポイント |
| :— | :— |
| ITパスポート | 出題可能性は低いですが、論理設計と物理設計の違いを問う基礎的な知識（設計の最終段階であること）が出題されるかもしれません。 |
| 基本情報技術者 | 「論理設計」と「物理設計」の役割分担が重要です。物理設計がネットリストを入力とし、配置（Placement）と配線（Routing）を行う工程であることを理解しておきましょう。 |
| 応用情報技術者 | EDAツールの役割、タイミング検証（Timing Closure）の重要性、そして物理設計がプロセスルールに強く依存している点が問われます。また、設計フローのボトルネックとなりやすい「クロックツリー合成（CTS）」の目的も重要です。 |
チェックすべき重要用語:
- 配置配線 (P&R): 物理設計の核心となる作業です。
- ネットリスト: 物理設計の入力データであり、論理設計の結果です。
- タイミング制約: 物理設計が必ず満たさなければならない最重要要件です。
- プロセスルール: 半導体製造技術の制約であり、物理設計のルールブックです。
物理設計は、設計の「仕様」を満たすだけでなく、「製造可能性」と「物理的制約」をクリアするフェーズである、という認識をしっかりと持っておくと、選択肢の判断が容易になります。
関連用語
物理設計を理解するためには、その前後や内部の工程を把握することが不可欠です。
- 論理設計 (Logical Design): 物理設計の直前の工程で、HDL（ハードウェア記述言語）を用いて回路の機能や構造を定義し、ネットリストを生成します。
- ネットリスト (Netlist): 論理設計の出力であり、物理設計の入力となるデータです。論理セル間の接続情報が記述されています。
- 配置配線 (Placement and Routing): 物理設計の中核をなす工程を指す総称です。
- タイミング検証 (Timing Verification): 配置配線後のレイアウトに対して、信号遅延が許容範囲内にあるかを確認する作業です。
- プロセスルール (Process Rule): 半導体の製造技術に基づく、最小線幅や間隔などの物理的な制約条件です。
関連用語に関する具体的な説明や、これらの用語がどのように連携してASIC設計フローを構成しているかについての詳細な解説は、情報不足です。
