構造ハザード

2025年10月22日

構造ハザード

英語表記: Structural Hazard

概要

構造ハザードは、CPUが命令を効率的に実行するために行うパイプライン処理において、複数の命令が同時に同じハードウェア資源（リソース）を使用しようとすることで発生する処理の停滞（ハザード）の一つです。これは、CPUの物理的な設計やリソースの数に起因する制約であり、パイプラインの理想的な性能達成を妨げる主要な要因となります。私たちがCPUの仕組みを学ぶ上で、この構造的な制約の理解は欠かせません。

詳細解説

構造ハザードは、CPUの仕組み（命令セット, パイプライン）という大分類の中で、特に高速化技術であるパイプライン処理の課題として深く掘り下げられます。

パイプライン処理は、工場で製品をライン生産するように、一つの命令を複数のステージ（命令の読み出し、解読、実行など）に分割し、異なる命令を同時に異なるステージで処理することで、単位時間あたりの処理量（スループット）を向上させる素晴らしい技術です。しかし、この並列処理を実現するためには、各ステージが必要とするハードウェア部品が常に利用可能でなければなりません。

構造ハザードは、まさにこの「リソースの利用可能性」が満たされないときに発生します。

発生メカニズムと主要な競合リソース

構造ハザードの発生は、主に以下の二つの状況で顕著になります。

単一メモリポートの競合（命令フェッチとデータアクセス）:
CPUが命令をメモリから読み出す「命令フェッチ」ステージと、命令実行中に必要なデータ（オペランド）をメモリから読み書きする「データアクセス」ステージが、同じサイクルで同時にメモリへのアクセスを要求した場合に発生します。もし、CPUがメモリと接続するための経路（ポート）が一つしかない場合、どちらかの要求を待たせる必要が生じます。特に、命令とデータを同じバスで扱うフォン・ノイマン型アーキテクチャでは、この競合が構造ハザードの典型例として知られています。
機能ユニットの不足:
CPU内部には、加算器、乗算器、浮動小数点演算ユニット（FPU）など、特定の処理を行う機能ユニットがあります。例えば、浮動小数点演算を多用するプログラムを実行する際、FPUが一つしかないにもかかわらず、連続する複数の命令が同時にFPUの使用を要求すると、後の命令は前の命令がFPUを解放するまで待機しなければなりません。

構造ハザードへの対策

CPU設計者は、構造ハザードによる性能低下を最小限に抑えるために、以下のような対策を講じます。

リソースの複製（パイプラインの分離）: 最も効果的な対策の一つは、競合するリソースを物理的に増やすことです。例えば、前述のメモリポートの競合に対しては、命令専用のキャッシュ（I-Cache）とデータ専用のキャッシュ（D-Cache）を分離する「ハーバード・アーキテクチャ」的な設計を採用することで、同時に命令フェッチとデータアクセスを行えるようにします。
ストール（Stall）の挿入: リソースの複製がコストや電力の観点から難しい場合、競合が発生する命令に対し、パイプラインに意図的に「ストール」（停止）や「バブル」（空の命令）を挿入します。これにより、後続の命令の実行を一時的に遅延させ、リソースが解放されるのを待ってから処理を再開させます。

構造ハザードは、パイプラインハザードという小分類の中で、CPU設計の根幹に関わる問題です。リソースを増やせば処理効率は上がりますが、CPUチップの面積が増大し、製造コストや消費電力が跳ね上がります。いかに最小限のリソースで最大の効率を達成するか、これはCPU設計における永遠のテーマなのです。